現在位置:Home > OKIについて > 技術広報誌 OKIテクニカルレビュー > 2000年 No.184 SPA特集


技術広報誌 OKIテクニカルレビュー

2000年 No.184 SPA特集

SPA特集によせて [34KB] PDF

伊野昌義

ページの先頭へ

システムLSI開発の課題と対応—SPAの意義と戦略— [44KB] PDF

向井久和

システムLSIが普及し社会ニーズに応える鍵は、顧客対応の設計工数の大幅圧縮と短い開発期間の実現である。沖電気はSPAと称するLSIプラットフォームを階層的に構築し、顧客に高度な専門知識を含むソリューションを提供している。拡大する応用分野の要請である異種技術の混載にも対応し、特にアナログ・デジタル混載LSI、さらにRF回路まで混載した1チップLSIの実現に注力している。鍵となる低エネルギー化のためにはSOI技術の確立に邁進している。

ページの先頭へ

モバイルインターネット通信プロセッサSPA [50KB] PDF

井上 聡・山家春喜・永田 聡・高塚浩一

携帯電話と接続してインターネット等を行うための通信プロトコル処理用プロセッサSPA(Silicon Platform Architecture)を開発した。モバイルインターネット通 信用各種ハードウエアおよびソフトウエアIPから必要な機能IPを組み込むことで容易かつ短期間で用途に応じたモバイルインターネットシステムLSIの開発が可能となる。モバイル用に適した低消費電力を実現するため省電力型µ PLAT®としてMobile µ PLATを開発、さらにインターネット通信システムを考慮したハードウエア/ソフトウエア協調設計等を行うことでシステムパフォーマンスの最適化を実現した。

ページの先頭へ

ETC用DSRCプロトコル制御回路内蔵マイクロコントローラ [307KB] PDF

砂塚 慎・茂木 誠・井上宏昭・吉川元淳・川上博士

自動料金収受システムに使用される路車間無線通信方式である狭域通 信プロトコル制御回路を業界で初めて内蔵し、ETC(Electronic Toll Collection)システムの車載端末に最適なシングルチップマイクロコントローラ2品種を開発した。コスト重視のマスクROM版であるML673000およびアプリケーションの拡張性重視のフラッシュROM版であるML67Q3001は、今後さまざまな応用が期待されるETC用の車載端末に必須の小型化、低コスト化の実現を可能にするキーデバイスである。

ページの先頭へ

DRAM内蔵音声録音再生LSI [239KB] PDF

加藤輝男・水橋比呂志・中野孝経

音声データ格納用メモリを1チップに集積した音声録再LSI(MS87V1021)を開発した。DRAM—ロジック混載プロセスを使用し、録再メモリ用のDRAM、ロジック回路のほかに、再生データ用のROM、アナログ回路を集積することにより1チップによる録音・再生機能を実現した。さらに、バッファメモリであるDRAMへの常時録音が可能になり、Delay再生、Repeat再生などの新規機能を実現したことにより、音声録音再生LSIの新たな応用が期待できる。

ページの先頭へ

BluetoothシステムLSI [319KB] PDF

湖本英治・松尾嘉勝・亀井孝浩

近距離無線通信技術として注目を集めているBluetooth™仕様に基づいて、ベースバンドコントローラLSIならびにRF(Radio Frequency)トランシーバLSIからなるチップセットを開発した。ベースバンドコントローラLSIは、当社標準プラットフォームであるµ PLAT®をベースに設計した。また、RFトランシーバLSIは、必要とされる2.4GHz帯の高周波処理部を含む無線送受信回路全体をフルCMOSにて設計した。

ページの先頭へ

デジタルオーディオ用マイクロコントローラの開発 [111KB] PDF

田内彰二・大家充也・篠塚 弘

デジタルオーディオに最適なマイクロコントローラML66525を開発した。ML66525はPCと周辺機器間の通信機能、フラッシュメディアコントロール機能を特徴とし、さらにシステム全体の低消費電力化の各種工夫がなされている。また本商品はソフトウェアプラットフォームとして多様で変化の早い市場にすばやく対応できるだけでなく、多様化しているフラッシュメディアに即座にハードで対応できる。

ページの先頭へ

2bitOkiADPCM2録音再生LSI [68KB] PDF

中村義久・永友禎二・松原弘明

システムLSI化の流れに伴い、音声LSIにおいても、多様化した要求に適した、柔軟性の高い商品の提供が求められている。その中で、最近、特定の音声アルゴリズムを搭載する音声LSIの開発が要請されている。本稿では、当社が独自に開発した66K MCUコアをハードウェアプラットホームとして、市場からの要求のある音声アルゴリズムをソフトウェアにより実現した、ML2302について述べる。

ページの先頭へ

SPAベース・システムLSI設計環境の開発 [140KB] PDF

上野恭道・後藤達也・山本一郎

当社はシステムLSIソリューションとして、Silicon Platform Architecture(SPA)を提唱している。我々は、SPAベースのLSI開発を支援するために、システムLSIの設計環境を構築した。本論文では、設計環境の核であるLSI設計手法および、IPの蓄積と再利用を実現するためのIP流通 システムについて報告する。

ページの先頭へ

メタルプログラマブルSPA設計環境 [41KB] PDF

野村周司・木村義慎

SoC(System-on-Chip)時代においては、回路の大規模化に対応するために、トップダウン設計手法とIPを容易に搭載できる仕組、階層設計手法が必須となる。また、SoCの一形態としてのSPA(Silicon Platform Architecture)では、アプリケーションに応じてカスタマイズされる回路を短期間に具現化する手法が重要である。本論文では、LSI製造工程の配線工程のみでカスタマイズできるSPAについて、その構造と設計手法について述べる。

ページの先頭へ

SPA設計環境を支援する統合ライブラリ生成システム [177KB] PDF

菊地原秀行・本多竹徳・中畑 仁

SPA(Silicon Platform Architecture)ベース設計環境を支援する統合ライブラリ生成システムを開発した。本システムを適用することにより、設計者はハードウェアIP(Intellectual Property)のレイアウトデータのみを用意すれば良く、ほぼ全自動で所望のEDA(Electronic Design Automation)ライブラリを獲得することができる。これにより、従来手法に比べてEDAライブラリの生成TAT(Turn Around Time)を半減させ、EDAライブラリの品質を格段に向上することができた。

ページの先頭へ

µ PLAT®のハードウェア開発 [244KB] PDF

来住晶介・高塚浩一・中澤哲夫

大規模化するシステムLSI設計のベースとなるCPUプラットフォームµ PLAT®を開発した。µ PLAT®はARMをCPUとし、リアルタイムOSの動作に必要なメモリ制御、周辺機能をプラ ットフォームとしてまとめたものである。µ PLAT®を使用することで、システムLSI設計において増大する回路設計や検証の工数を大幅に削減することが可能となる。これにより、ユーザは独自の差別化となるアプリケーション開発に注力することができ、システムLSIの開発期間の短縮が可能となる。

ページの先頭へ

ソフトウェアSPA [48KB] PDF

高田淑朗・飯間 豊

ソフトウェアSPA(Silicon Platform Architecture)はRTOS(Real Time Operating System)、ドライバ、ミドルウェア、アプリケーションプログラムの4つの階層より構成される組み込みソフトウェアのアーキテクチャである。各階層に提供する再利用可能なソフトウェアを用いることで、組み込みソフトウェアの開発効率および品質の向上が可能となる。

ページの先頭へ

Bluetoothシステムのコア技術 [119KB] PDF

杉山直樹

Bluetoothシステムは1998年に日米欧の5社がプロモータとなってオープンスタンダード化した、音声通 信とデータ通信が共存できる通信方式で、このシステム認証を受けた装置は相互接続性が保証されている。当社はBluetoothシステム用チップセットとして、RFトランシーバLSIとベースバンドコントローラLSIを開発した。本稿ではこのうち、ベースバンドコントローラLSIに組込まれる通信処理回路とソフトウェアの概要について述べる。

ページの先頭へ

0.35µ m LOGICベースFLASH IPの開発 [39KB] PDF

大金淳一・辻本雅夫・浅香博史

システムLSI実現に必須である、高速MCUのプログラム格納用FLASH IPを0.35ミクロンテクノロジを用い開発した。メモリセルにはトンネル電流方式を採用するとともに、ビット線分割、電流-電圧変換型のセンスアンプ方式により、3.3V単一電源、40MHz動作を実現した。シリアルアクセス方式およびMCUアクセスによるデータ書き込み・読み出しのインターフェイス回路を内蔵することで、チップ設計の容易化を実現した。

ページの先頭へ

0.25µ m LOGICベースDRAM IPの開発 [50KB] PDF

関野芳正・福山弘幸・金子恒一・小早川正之

ロジック混載用のクロック同期型DRAM IP(Intellectual Property)と、様々な用途に応じたコンフィグレーションのDRAM IPを自動生成するDRAMジェネレータを開発した。設計ルール0.25µ mのDRAM混載プロセスを採用し、ロジックの高速性を維持しつつDRAMの高集積化を可能とした。16MbitのIPを試作し評価した結果、最大データバス幅256bit、クロック周波数100MHzでの動作を確認した。

ページの先頭へ

エレベーテッドソース・ドレインを用いた0.15µ mゲート長SOI CMOSトランジスタの開発 [143KB] PDF

松橋秀明・中村稔之・片倉義明・金森 順

高速・低消費電力のLSI実現のために、低電圧で高速動作可能なSOI(Silicon on Insulator)CMOSトランジスタが注目されている。今回、ゲート長0.15µ mの次世代SOI CMOSトランジスタの開発を行った。SOIを薄膜化することで短チャネル効果 を抑制し、エレベーテッドソース・ドレイン形成技術を開発することでソース・ドレインの低抵抗化を行なった。膜厚25nmのSOI上に0.15µ mゲート長CMOSトランジスタを試作し、良好なトランジスタ特性が得られることを確認した。

ページの先頭へ

Cu/Ti/TiN/Ti積層構造を有する高信頼性Cuダマシン配線 [150KB] PDF

阿部一英・時藤俊一・金森 順

Cu、TiN間へTi層を挿入し、配線抵抗、およびダマシン配線のエレクトロマイグレーション(EM)耐性への影響を検討した。その結果、Ti層の挿入により下地に対するCuの密着性が改善されることが明らかになった。挿入Ti膜厚を薄膜化し、大気曝露処理を施すことで、熱処理後の配線抵抗の上昇も低減できる。また、Ti層の挿入による安定なCu/下地メタル界面の形成によって、ダマシン配線のEM寿命が1ケタ以上長くなることがわかった。

ページの先頭へ

2チップ積層MCP(マルチチップパッケージ)の開発 [314KB] PDF

岡 隆弘・内田康文・佐伯吉浩

近年パッケージの小型、薄型、高密度化が進む中で1つのパッケージに1つのチップを搭載する従来パッケージから複数チップを搭載するパッケージ、特に上下にチップを積層し高密度化できるMCP(マルチチップパッケージ)が注目されている。さらにメモリとロジックLSI等を組合せ、チップ間を配線することによりSiP(システムインパッケージ)を提供できる。従来パッケージサイズに2チップを積層、高信頼性を確保したMCPを開発した。

ページの先頭へ

多ピン対応メタルベースBGAパッケージの開発 [375KB] PDF

照井 誠・野口 高・中村彰男・安在憲隆・武政憲吾

LSIの高集積化に伴い、パッケージには多ピン化、高放熱性、高速信号伝送性が求められている。しかし、これらの要求をすべて満足するためにはパッケージ構造が複雑となりコストアップにつながるという問題点があった。そこで今回、銅ベース基板および無電解メッキを用い、一層配線構造にて市場要求を満足する低価格の多ピン対応ボール・グリッド・アレイ・パッケージ(以下、BGA)の開発を行った。

ページの先頭へ

SOI低電圧アナログ回路技術 [71KB] PDF

田辺晋司・近藤 守

従来、アナログ回路の低電圧化はデジタル回路に対して遅れをとってきたが、市場環境の変化により同時開発が求められている。今回、SOIプロセスを用いたアナログ要素回路を設計しBulk(従来型CMOS)プロセスを用いた同じ回路との間で、特性の比較評価を行った。その結果 、完全空乏型SOIデバイスの良好なサブスレッショルド特性等により、低電圧化実現の見通 しが得られた。

ページの先頭へ

沖—ケイデンス共同プロジェクト System LSI設計期間の飛躍的向上を目指して [41KB] PDF

遠山直也

沖とケイデンスの次世代のシステムLSI設計手法開発は、両社にとって3年余を費やし、業界の最先端を目指した一大プロジェクトでした。両社にとってこのプロジェクトから学んだことは数多く、また、新しいビジネスモデルを両社にもたらした貴重な経験となりました。本稿では、このプロジェクトに関わった人からのインタビューを通して、設計フロー大改革の共同プロジェクトの概要とその成果をご紹介します。

ページの先頭へ