10Gbps 超の高速信号伝送向け インターコネクト最適化設計手法

齋藤 賢一 笹島 正夫 北井 敦 神 吉廣 斉藤 久志

10Gbps超の高速信号伝送を適用する通信機器のプリ ント配線板の実現には、品質はもとより性能やコストを 踏まえたインターコネクト(伝送路を構成するプリント 配線板、コネクタ等)の選定と組み合わせの最適化が 重要となる。

そこで、製作した評価試作機をもとに、実測の特性 把握とCAE(Computer Aided Engineering)との整合 性を検証し、その結果、最適なインターコネクトの 組み合せに対する設計方針をまとめた。更に、機器 毎に異なる各種インターコネクトの組み合せに対し、 使用するデバイス性能をもとに、その実現性の可否 判断を行う最適化手法について紹介する。

通信機器の高速・大容量化と高速インターフェース

近年のパソコンやモバイル端末、情報家電の増加に 伴い、ネットワークに接続されるルータ・スイッチ等 の通信機器は、更なる高速・大容量化が求められ、 機器内部のボード間接続では、高速デジタル信号伝送 が必須となってきている。機器内のバックプレーンを 介したボード間接続の高速インターフェースの一つに、 イーサネット通信を活用した「10GBASE-KR」¹⁾の 規格があり、更なる高速化対応である25Gbps×4= 100Gbpsを実現する「100GBASE-KR4」²⁾の規格 標準化も進んでいる(図1)。

通信機器構成とインターコネクト

通信機器の一例として、大容量ブロードバンドコン テンツの配信等、通信速度1Gbpsの光ファイバー接続 サービスが可能となるGE-PON(Gigabit Ethernet-Passive Optical Network)技術を採用したONU (Optical Network Unit、加入者側に設置)やOLT (Optical Line Terminal、電気通信事業者側に設置) がある。更なるIP映像配信サービスの普及等、トラ フィックの増加に対応するIEEE802.3 av準拠の 10GE-PONシステムも開発されている³¹。更に、集線 スイッチ機能を取り込むことになれば10GE-PONシス テム内のOLTとスイッチ機能間で10Gbpsの高速バック プレーン伝送が必要となる(図2)。

高速バックプレーン伝送では、送受信デバイス間を 構成するインターコネクトとして、プリント配線板と コネクタがあり、それぞれ高速信号伝送に対応した 基板材料やコネクタ製品が提供され、性能とコストとの トレードオフを考慮した設計が重要となる。

そこで、今後の更なる高速・大容量の通信機器の 開発に向けた10Gbps超の高速バックプレーン伝送 技術の構築を目指し、CAEを活用したインターコネ クトの選定と組み合わせの最適化手法の確立に取り 組んだ。

高速デジタル信号劣化とインターコネクト構成

高速デジタル信号のバックプレーン伝送では、伝送路 (インターコネクト)として、プリント配線板やコネ クタから構成され、送信デバイスから出た信号はこの インターコネクトを経由し、受信デバイスでデジタル 信号を受信する。実際に用いる送受信デバイス部や インターコネクト部は次の通りである。

(1) 送受信デバイス部

長距離伝送に対応させるため、エンコード/デコードの 符号化変換(64b/66b)によるシンボル間干渉や受信 データからクロック再生し位相調整するクロック・ データ・リカバリ等のジッタ改善を図る機能と、ノイズの 増幅を抑えて伝送損失を補償する波形整形機能(送信 プリエンファシス・デエンファシス、受信イコライ ジング)を標準的に有しているものが多い。

なお10Gbps超高速信号伝送では、消費電力やジッタ の影響を踏まえ、送信側で電圧振幅を強調する機能 (プリエンファシス、デエンファシス)よりも信号 伝送で減衰した高周波分を受信側で補償する機能 (波形等化:イコライジング)の活用が有効である。



図1 Ethernet 規格動向



図2 機器構成とインターコネクト key 技術



図3 インターコネクト伝送損失と許容損失(受信イコライジング想定)

(2) インターコネクト部

(2-1) プリント配線板

基板材料であるガラスエポキシは、高多層/高板厚の バックプレーンに適した高Tg(ガラス転移温度)タイプ と、高周波帯域の誘電正接の特性が良好な低誘電率 タイプがある。材料コストは、性能とトレードオフで あり、高Tgタイプに比べ低誘電率タイプが高価で、 多層構造になる程、コスト高となる。

一方、基板の貫通ビアは、10Gbps超の高速信号を 伝送する場合、高板厚ほどバックプレーンの開放スタブ により伝送損失特性が劣化する。低減方法として、 開放スタブとならない配線ルートの選定、あるいは 貫通ビアの開放スタブ削除に伴うバックドリル加工と いった方法があるが、後者はプリント配線板製造の 加工コストがアップする。

なお、配線は、太く短くすることで伝送損失の低減 することが可能だが、配線幅は高速信号の周波数や 層構成、配線仕様に応じて設定する必要がある。

(2-2) コネクタ

伝送損失が抑制されたハイ・スペック品はコスト 高のため、バックプレーン伝送する高速信号の周波数 帯域に対応した標準的なものを選定する。そして端子数 や配列構造は層数と配線引き回し性を考慮した上で 決定する。

インターコネクトの最適化設計

高速デジタル信号はバックプレーンのインターコネ クト部での伝送で、減衰や波形なまりなど劣化が生 ずる。受信デバイスはこの劣化信号から正しいデジタル 信号を再生する機能が求められる。

伝送劣化と受信デバイスの再生能力とを定量化する ことはインターコネクトの最適設計の判断基準として 重要である。しかしながら厳密にパックプレーン伝送の 信号伝搬劣化特性を論ずるには、系全体での周波数 特性を考えた複雑なパルス応答解析が必要となり、 定量的な設計指針を得ることが難しい。そこで、便宜 上、信号波形について、無歪み時の減衰と波形歪みに よる効果に分けて考える。

伝送波形歪みの無い場合、バックプレーンによる 減衰後の受信信号が受信デバイスの最小入力を下回らな ければよい。つまり、バックプレーンの許容減衰量

(無歪み時) ΔA (dB)は、送信デバイスの出力振幅 V_{TX_nom} と受信デバイスの振幅 V_{RIN_min} とすると次式のようになる(図3)。

$$\Delta A = 20 \log_{10}(V_{RIN min} / V_{TX nom}) \tag{1}$$

波形歪みがある場合、デジタル信号波形は元の波形に 比べ崩れ、正しいデジタル情報をできなくなる。これに 対応するため、受信デバイスでは波形等化機能により、 波形の改善を行っている。実際の受信デバイスでは 帯域別に利得補償を行うものが多く、デバイスにより その利得の最大幅(*AB*(dB))が規定されている。デジ タル信号伝搬に影響のある帯域内で受信デバイスの 利得補償分(無歪み減衰補償分と波形歪み相当の減衰 補償分)がインターコネクト部の損失量(*I*_{loss}(dB))を 上回ればよい。つまり次式をみたせばデジタル信号レ ベルが伝送可能となると考えられる。

$|I_{loss}| < |\Delta A| + |\Delta B|$ (2)

実際の設計では、基板材料、板厚、伝送路長、バック ドリル加工の有無、配線仕様などのプリント配線板の パラメータやコネクタの種類別に帯域内損失を見積り、 式(2)を満足するインターコネクトの構成の中からコスト、 性能で最適となるものを選定する。

以上の考え方をもとに、送受信デバイスや基板配線、 コネクタのシミュレーションモデルを用い、伝搬特性の 解析可能なCAEを活用した最適化設計手法を構築した。 なお、送受信デバイスにはIBIS-AMIモデル⁴⁾とSPICE モデルを用い、基板配線やコネクタについてはSパラ メータモデルを用いる。基板配線モデルは配線長や 材質、ビア開放スタブ有無の作り込みが可能で、任意の インターコネクトを解析することができる。また SI(Signal Integrity)解析による、受信デバイスの出力 端でのアイパターンの規格値(アイマスク)についても 良否解析が可能である。

試作評価による設計法の検証

以上の最適化設計手法の妥当性を確認するため、 評価機を試作し、伝送路の伝送損失特性と受信デバ イスの出力端でのアイパターンの解析結果に対して、 実測結果との比較検証を行った。

(1) CAE 解析による損失検討

通信機器を想定した高速バックプレーン伝送について CAEにより伝送損失検討を行った。ボード仕様と評価 パラメータを**表1**に示す。

まず、今回採用した送受信デバイスの許容減衰量と 受信デバイスの利得補償分の合計は、以下の通りであった。

50

	項目	<u>ا</u>	±様、パラメータ	記事		
構成			IF-BP-IF	コネクタ接続		
基板サイズ	IF	297×150mm				
	BP	380×450mm				
基板材料	IF	高Tg材、低誘	電材			
	BP	高Tg材、低誘	電材			
板厚	IF	高Tg材、低誘	電材:2.4t			
	BP	高Tg材:2.8t、	低誘電材:2.9t			
伝送路長	伝送路長 長		IF:145mm ×2			
			BP:247mm			
	中	477mm	IF:145mm ×2			
			BP:187mm			
短		395mm	IF:145mm ×2			
			BP:105mm			
配線仕様	Zdiff	100Ω±10%		(※1)バックドリル加工は最大		
	配線幅	0.15mm		1.2mm程度の深さとし、Via仕上 経+0.4mmの ナキで 座ぐは Via		
	Viaオープンスタブ	有 _(※1) 、無		のランドを残さずに除去		
コネクタ	A社	標準品(~5G	bps)	プレスフィットコネクタ (短ピンタイプ)		
		高帯域対応品	(~20Gbps)			
	B社	標準品(~12.	5Gbps)			
		高帯域対応品	(~20Gbps)			

表1 仕様、評価パラメータ

$|\Delta A| + |\Delta B| = 8.52dB + 15dB = 23.52dB$

また、インターコネクト部の損失も解析した。測定 周波数はNRZ(Non Return Zero)信号の基本周波数と なるビットレート(10Gbps)の半分の値の5GHzとした。 インターコネクト部の構成の一例として、最大伝送路 長(537mm)に対し、基板材料組み合わせが高Tg(IF)-低誘電(BP)-高Tg(IF)のバックドリル無しの場合、損失量 (*I_{loss}*)=-14.54dBとなり、更に、低コストで実現できる 基板材料の組み合わせである高Tg(IF)-高Tg(BP)-高 Tg(IF)のバックドリル無しの場合でも-18.34dBとなり、 共に式(2)を満足する結果となった。

(2) 実測による伝送損失量

評価試作機と測定系を図4に示す。伝送損失量評価は、 インターコネクトのSパラメータ測定により実施した。

実測結果を図5に示す。最大伝送路長(537mm)で、 基板材料組み合わせが高Tg(IF)-低誘電(BP)-高Tg(IF)の バックドリル無し場合、損失量(*I*_{loss})=-16.36dBと なり、CAE解析結果とぼぼ合致した。また、高Tg(IF)-高Tg(BP)-高Tg(IF)のバックドリル無しの実測結果も -21.10dBとなった。更にSI解析によるアイパターンの 比較も実施し、いずれもCAE解析結果と良い一致を 得た。また、それぞれのインターコネクト構成の伝送路 にてBERT評価を行った結果、いずれもリンクアップ が確認できた。



図4 評価試作機 測定系

以上より、送受信デバイスの許容減衰量と受信デバ イスの利得補償分から、インターコネクト部の損失量 との関係が満足し、高速バックプレーン伝送のインター コネクト最適化設計手法としての妥当性が検証できた。

なお、実測結果をもとに各評価パラメータに対する インターコネクトの各部位毎の影響度として単位当りの 損失量を抽出した結果を **表 2**に示す。この結果より、 10Gbps伝送では、基板材料と配線長の影響が支配的 であり、その他の影響は小さいと言える。

①伝送損失特性結果(実測、解析)



 実測結果:-16.36dB(判断基準:-25dB) Sim結果:-14.54dB(判断基準:-25dB) (10GBASE-KR規定:-25dB/5GHz)





0.25V/div、0.1UI/div MASK :±0.1V、0.3UI 0.25V/div、0.1UI/div MASK :±0.1V、0.3UI 解析結果:OK(HyperLynx 波形整形機能適用(イコライジング) (判断基準:搭載デバイス RXアイマスクパターン)

10Gbpsバックプレーン伝送 実現可のインタコネクト組合せ

B2V-S-L-6															
	IFホ [*] −ト [*] (2.4mm)			バックプレーン(板厚2.9mm)				IFボード(板厚:2.4mm)							
	基材	配線長 (mm)	Via スタフ゛	パック ト゛リル	」本7 夕	基材	配線長 (mm)	Via スタフ゛	ハ゛ック ト゛リル	コネクタ	基材	配線長 (mm)	Via スタフ゛	バック ト゛リル	総伝送路長
データA	高Tg	145	短	なし	A社	低誘 電材	247	短※	なし ※	A社	高Tg	145	中	なし	537mm

※試作機は低誘電BPはバックドリル有りのみ製作。検証結果、製品のターゲットスペックや基板仕様(板厚3mm未満)の範囲内であれば、Viaスタブの影響度小。

図 5 解析/実測 比較(高 Tg-低誘電 - 高 Tg)

表 2 10Gbps バックプレーン伝送 インターコネクト 損失配分(目安)

(適用周波数:5GHz)

	インターコネクト構成	:		伝送路構成		損失量	改善効果	記事	
			IFボード	パックプレーン (BP)	IFボード	(実測)	(実測)		
プロ	伝送路 (500mm当り)	1	高Tg材	高Tg材	高Tg材	-22.53dB	—	@配線幅 150um/	
リント		2	高Tg材	低誘電材	高Tg材	-18.88dB (BD無へ換算)	_	バックドリル 無し	
船 線 板		3	低誘電材	低誘電材	低誘電材	-14.19dB (BD無へ換算)	_		
	基板材料		BPのみに	低誘電材適用	用	_	+3.9dB	(=2)-①)	
	(伝送路長500mm当	IF、BPIC (低誘電材適用		_	+7.6dB	(=③-①)		
	Viaスタブ (バックドリル・BD)	BP側 BP= (@2箇所)	コネクタ部圧 <i>入</i> 削除	、Viaスタブ	_	+1.1dB			
			BP側とIFボ 入Viaスタフ	ボード側 BP= が(@計4箇所)	コネクタ部圧 削除	_	+1.5dB		
			IFボード内: ⇒ボード内	各2個計4個 Via(@1個):-	-0.5dB	(-2dB)	_	伝送路長に 4個折込済	
	配線幅 (伝送路長500mm当	ib)	配線幅差分	}∶±20 ~ 30un	n毎	±0.25dE	(Sim結果)		
コネクタ			コネクタ 本	、体(@2組)		(-1.3dB)	_	伝送路長に 2組折込済	
			高帯域コネ	クタへの置換	(@2組)	_	+0.6dB		

②伝送波形結果(実測、解析)

10Gbps及び10Gbps超の信号系の設計指針

開発した設計手法を活用しインターコネクトの各 部位毎の影響度から、10Gbps及び10Gbps超の最適な インターコネクトの組み合せに対する設計指針を表3 のようにまとめた。

おわりに

今回、通信機器開発に必要な高速バックプレーン 伝送の実現に向け、送受信デバイス及びインターコネ クトを選定する際に考慮すべき性能、コスト、組み 合せの可否判断を行うための最適化設計手法を示した。 解析活用は、設計開発の上流工程で、デバイス選定や インターコネクト構成の絞り込みを可能とし、開発 全体のTAT短縮を図ることができる。

また、評価試作機の実測結果も踏まえ、10Gbps超の 製品適用に向けた設計方針を導いた。半導体メーカでは 25Gbps高速シリアルトランシーバの実用化も見えて いる。更なる高速信号伝送の伝送品質向上に向け、 SI/PI/EMCの協調設計や電源アース雑音の最適化設計 にも取り組んで行く。 2) IEEE P802.3bj 100 Gb/s Backplane and Copper Cable Task Force

http://www.ieee802.org/3/bj/index.html 3)藤田典一 他:次世代光アクセスシステムの開発、 OKIテクニカルレビュー 2012年 No.219 P42-45 4) IBIS Open Forum http://www.eda.org/pub/ ibis/ver5.0/

●筆者紹介

齋藤賢一:Kenichi Saitou,通信システム事業本部 共通技術センタ 共通技術部 笹島正夫:Masao Sasajima,通信システム事業本部 共通技術センタ 共通技術部 北井敦:Atsushi Kitai,通信システム事業本部 共通技術センタ 共通技術部 神吉廣:Yoshihiro Jin,通信システム事業本部 共通技術センタ 共通技術部 斉藤久志:Hisashi Saitou,通信システム事業本部 共通技術センタ 共通技術部

■参考文献

1) IEEE P802.3ap Backplane Ethernet Task Force http://standards.ieee.org/findstds/standard/ 802.3ap-2007.html

			10Gbps伝送	10Gbps超え伝送限界					
機器構成			19インチラック搭載 通信機器	19インチラック搭載 通信機器					
プ	最大伝	送路長	実績537mm(500mm程度目安)	500mm程度目安					
リレ	基板	IFボード	高Tg材	(低誘電材) ※基板材料は高Tg材に比べ高価					
آ ا	材料	BP	低誘電材						
配	バック	IFボード	不要	(必要)					
称板	ドリル			※基本不要としたい					
		BP	不要	(必要)					
			※当該開発機器の基板仕様(板厚)であ ればは、Viaスタブ削除に伴う改善効果低。	※板厚は同程度でも、5GHz超帯域への影響度が大。					
				※プリント配線板の製造コスト数%UP					
コネクタ			・基本波の伝送帯域をカバーするもので 伝送可能	・帯域に適合した高帯域コネクタへの置換 検討要					
			※高帯域コネクタ(~20G)への置換効果 は低く、不要。						
デバイス			・インターコネクトの構成の作り込み次第 で負荷軽減は可能	・波形整形機能を最大限活用が必須。					
			・シミュレーション用モデルの入手						
			・波形整形機能の事前確認要(特に、イコライジングの増幅率)						

表3 設計方針