マイクロバンプを用いたSiP技術の開発

菊地 秀和

デジタル機器の高機能,高性能化の要求に応えるため に,論理回路とメモリ回路間のデータ転送速度の向上や, メモリ容量の増加が必要とされている。しかし従来の DRAM混載SoC (System on a Chip)では,メモリの 大容量化が困難,開発期間・コストが大きいという課題 がある。また汎用DRAMやASICをPCB実装する手法で は,消費電力や実装面積が大きくなる問題を解決する必 要がある。

これら問題に対する実装技術からのソリューションと して、パンプ接合を利用して複数のチップを接続するCoC (Chip on Chip) 技術がある。中でもSiインターポーザ (以下, Si-IPと略す)を使った構造は、従来技術に比べ多 くの優位性を持ち特に注目度が高い。

今回, Si-IP上にDRAMやASIC等複数のチップを直径 30 µmのマイクロバンプで接合する技術を開発した。本 稿ではこれらSi-IPを内蔵したSiP (System in Package) 技術について紹介する。

Si-IP内蔵SiP技術

図1,図2にSi-IPの構造と、Si-IPを内蔵したパッケージ の構造を示す。Si-IP上にDRAMやASIC等のチップを搭 載し、数千個のマイクロバンプによって多点接続するこ とで、バス幅を広げられるため、高い伝送速度を実現す ることが可能となる。Si-IPは、QFPやBGAに組み込ま れ、SiPとして提供される。

図3にパス幅とメモリ容量の関係を示す。Si-IP内蔵SiP は、大容量メモリや複数のメモリが搭載可能であり、既 存のSoC技術より優位性が高い。

またSi-IP内蔵SiPは、消費電力でも有利である。パス 幅が広いため、同じ伝送速度を求めた場合、汎用DRAM を用いたシステムよりも低動作周波数のメモリで済むた めである。図4に例を示す。DDR2仕様の533MHz動作 DRAMを使った場合、消費電力が4Wで冷却ファンが必要 なのに対し、66MHz動作のSiSRAM(System in Silicon RAM)で同じ伝送速度4.2Gbit/sを実現でき、消費電力 を0.5Wとすることが可能となる。



70 OKIテクニカルレビュー 2007年10月/第211号Vol.74 No.3



図4 SI-IPの愛知性(低消費電力)

出所:SFT

Si-IP実装プロセス技術

図5にSi-IPの実装プロセスフローを示す。Si-IP内蔵SiP を実用化するためには、①素子上に配置した電極パッド に微小なマイクロパンプを形成する技術、②マイクロバ ンプ同士を素子にダメージなく接合するフリップチップ 実装技術、③狭いチップ間隔にアンダーフィルを充填す る技術など、これらKeyプロセス技術の確立と、電気特性 や信頼性データの積み上げが必要となる。



図5 Si-IP実装プロセスフロー

写真1に本開発で使用したテストチップの写真を示す。 テストチップは、Si-IP上に4チップ搭載しており、2,000 ~5,000個のマイクロバンプ接合によって内部接続されて いる。



写真1 テストチップ封止前外観

マイクロバンプ形成

マイクロバンプは、DRAM、ASIC、Si-IPそれぞれの チップ表面の電極パッド上に形成する。マイクロバンプ の形成方法は以下の通りである。WP完了ウエハにシード メタルとしてTi/Cuスパッタした後、厚膜レジストを用い てバンプ開ロパターンを形成する。次にNiめっき、はん だ (Sn-Ag系) めっきと連続形成した後、不要なレジスト およびシードメタルを除去する。最後に熱処理によって はんだを溶融する。

写真2にマイクロバンプのSEM像を示す。多点接合を実 現するため、バンプサイズは直径30μm、ピッチは50μm とした。バンプ高さは『Ni+はんだ』のトータルで17μm とし、バンプ高さばらつきが小さくなるよう、めっき条 件を調整した。





図6に高温放置試験(150℃,1000h)の結果を示す。 パンプシェア強度は平均約22gfと変化ないことから,LSI



図6 高温放置時間とバンプシェア強度の関係

OKIテクニカルレビュー 2007年10月/第211号Vol.74 No.3 71 表面とマイクロバンプの密着性は十分確保されているこ とがわかる。

フリップチップ実装(マイクロバンプ接合)

フリップチップ実装において、マイクロバンプ同士の 接合は加熱制御と荷重制御によって行う。**写真3**にマイク ロバンプ接合部の断面SEM像を示す。数千個のマイクロ パンプを電気的にオープン/ショートなく、良好な接合 を得るためのポイントは下記の通りである。

- ① 接合界面の無い安定した接合形状
- ② マイクロバンプ下の素子層へのダメージ回避
- ③ 接合位置制御
- ④ チップ間隔制御



写真3 マイクロバンプ接合部の断面SEM像

(1) 接合前洗浄

はんだパンプ同士を良好に接合するには、はんだ表面 が清浄である必要がある。はんだ表面に酸化膜や汚れな どが厚い皮膜を形成している場合、それらが接合部に界 面を作り、接合形状が歪となり接合強度が低下する。は んだ表面を効果的に清浄化するため、水素プラズマ洗浄 を採用した。過剰なプラズマははんだ表面を変質させ、接 合不良を引き起こす。プラズマ洗浄条件(RFパワー、時 間、ガス流量)を最適化することで、ダイスシェア強度 は4gf/バンプ以上となり、十分な接合強度と安定した接 合形状を確保することができた。

(2) 低荷重接合

マイクロバンプ下には、DRAMやASICの素子層が存在 する。これら素子層へのダメージを回避するため、接合 時の荷重は5mg/バンプ以下とした。断面観察の結果、 チップ下素子へのダメージは見られなかった。

(3) 接合位置制御

接合位置ずれはオープン/ショート不良の原因となる。 アライメント精度を向上するために,認識精度が高い マークをチップ上に配置した。またバンプ形成時のバンプ 位置ずれを,オフセット機能により補正し,接合位置ず れを最小限にすることができた。これらにより接合位置 ずれは,平均値+3σ<6μmを実現した。またオフセット 機能を使い,接合位置ずれのマージン評価を行った。そ の結果,接合位置ずれ量10μmでも接合部のオープン/ ショートは見られず,十分なマージンを持つことが確認 できた(図7)。



図7 マイクロバンプ接合部のX線顕微鏡像(左)と断面写真(右)

(4) チップ間隔制御

ツール平行度を上げ,かつツール高さ制御を精度よく 行うことにより,チップ間隔を狙い値20µmに対し,20± 4µmで安定させることができた。またチップ間隔を水準



図8 マイクロバンプ接合部のX線顕微鏡像(左)と断面写真(右)

72 OKIテクニカルレビュー 2007年10月/第211号Vol.74 No.3 として、マージン評価を行った。その結果、チップ間隔 15µm~25µmにおいてオープン/ショート不良は見ら れず、十分なマージンを持つことが確認できた(図8)。

アンダーフィル充填

接合部の保護や信頼性確保のため,接合後にチップ間 にアンダーフィルを充填する。チップ間隔20μmで複数 搭載したチップにボイドなく充填するために流動性の高 いアンダーフィルを採用した。充填評価の結果,SAT観 察,断面観察いずれにおいてもアンダーフィル内にボイド は見られなかった(**写真4**)。



写真4 マイクロバンプ接合部の断面SEM像

Si-IPの周辺にはQFPやBGAに内蔵する際に使用するワ イヤーボンディングパットが存在する。流動性の高いア ンダーフィルは、アルミ配線に沿ってチップ表面に広が り、ボンディングパッドを汚染する可能性高い。アンダー フィル塗布量や塗布位置を工夫することで、アンダー フィルの広がりを抑制できた。

電気特性と信頼性評価

テストチップの電気特性を評価した結果,マイクロパンプ接合1個当たりの抵抗値は,約14mΩと安定した値を示した。

表1にテストチップを内蔵したBGAの信頼性評価結果を 示す。温度サイクル試験、高温高湿バイアス試験、高温

	試験項目	条件	試験時間	判定基準	結果
温	度サイクル試験	-55/125°C (2cyc/h)	1500Cycle	抵抗変動值 >初期值+20%	0/35
高	温高湿バイアス試験	85°C/85%RH (V=5.5V)	1000h	絶縁抵抗値 <1MΩ	0/30
高	温放置試験	150°C	1000h	抵抗変動値 >初期値+20%	0/77

表1 信頼性評価結果

プリコン125℃×24h ;30℃/70%×72h ;250℃×10s×3回

放置試験のいずれの試験においても不良は発生せず,良 好な信頼性レベルであることを確認できた。またエレク トロマイグレーション試験を行った結果,マイクロバンプ 接合1個当たり20mA,110℃のテスト条件で,寿命10年 以上であると確認できた。

あとがき

我々はLSIチップの素子層上の電極パッドに直径30μm, ピッチ50μmのマイクロバンプを形成し、これらマイク ロバンプ同士をチップ間ギャップ20μmでフリップチップ 実装することにより、Si-IP上に複数のチップを集積する 実装技術を開発した。また安定した電気特性が得られ、信 頼性についても良好であることが確認できた。現在、社 内に一貫量産ラインを構築中である。

今後は、今回開発したSiP技術に加えて、貫通電極技術を使った積層DRAMを組み合わせることで、さらなる高機能化が期待できる。

■参考文献

1) 吉田健人:先端SoCの性能を低コストに提供,日経マイクロ デバイス, p.37,2006年5月

●筆者紹介

菊地秀和:Hidekazu Kikuchi. シリコンマイクロデバイスカン パニー ATP生産本部 実装開発部