シグナルインテグリティを考慮した タイミング収束手法

近年の微細化の進展に伴い、シグナルインテグリティ (Signal Integrity、以下SIと略す。)と呼ばれるデジタル 信号波形の完全性の問題が顕在化している。

この原因は、電源線の電圧降下(以降IRドロップと呼ぶ。)と、信号線の相互干渉(以降クロストークと呼ぶ。) によるデジタル信号波形の歪みであり、これらの問題が タイミング収束に悪影響を及ぼしている。

前者の対策は、チップの消費電力見積もりとIRドロッ プ量の計算および遅延変動への反映である。後者の対策 は、隣接配線間容量の見積もりとクロストークの遅延変 動への反映である。弊社では、これらSIの諸対策を先端 LSIの設計フローに組み込み、タイミング収束の問題を解 決した。

本稿では、SIを考慮したタイミング収束手法(フロー) について、各工程の概要とその特徴を述べる。

微細化による相互配線の問題

微細化による配線幅と配線間隔の縮小化は, 配線抵抗 および配線容量の大幅増加を招いている。一方で, 配線 抵抗の急激な増加を抑えるために配線の厚さは縮小率が 抑えられ, 配線のアスペクト比(配線の厚さ/配線の幅) が増大しており, 単位配線長当たりの表面積は, 配線の 底面より側面の割合が増え, 結果的に基板容量(グランド) に比べて隣接配線間の容量が増大している。

配線抵抗の増加は、電源分配時のIRドロップの増加となり、結果的にパス遅延の増加となって作用する。

また,隣接配線間容量の増加は,隣接信号線のクロス トークノイズの増加となり,パス遅延の増加あるいは減 少となって作用する。たとえば,図1のように,ノイズ源 (点線)が同相で変化する信号Aの場合は遅延が減少し, ノイズ源が逆相で変化する信号Bの場合は遅延が増加する。

これら問題は、シグナルインテグリティと呼ばれ、結 果的に多くが遅延変動となって作用するため、LSIチップ のレイアウト設計におけるタイミング収束性に悪影響を 及ぼすことになる。



図1 クロストークによる遅延変動

SIを考慮したタイミング収束手法

今回導入したSIを考慮したタイミング収束手法の特長 は、設計フローの各所で、SIの影響度を早期かつ正確に 見積もり、その影響度に規定値を設け、早期にチェック することにより、設計手戻りを最小限に食い止める仕組 みを施したことにある。ここで、図2に本タイミング収束 手法を導入した設計フローを示す。

IRドロップを考慮した設計では、LSIチップのネットリ ストが確定する前に電源端子数とその位置を決定するこ とが重要である。本フローでは、設計の初期段階におい て、簡易消費電力見積もりと簡易IRドロップ検証の工程 を新たに導入した。

簡易IRドロップ検証の後には、SIを考慮したレイアウト 設計を行い、レイアウト設計結果から高精度消費電力見 積もりと高精度IRドロップ解析を行う。ここで、見積も られたIRドロップ量が規定値を超えていないかチェック する。規定値を超えている場合は、再度レイアウト設計 に戻り、規定値を超えていない場合は、SIを考慮した遅 延計算とタイミング検証の工程に進む。

クロストークの影響を精度良く遅延に反映するために は、信号線間のカップリング容量を正確に見積もる必要 がある。しかし、精度の高い3D構造による電磁方程式を 解く手法(以降3Dソルバーと呼ぶ。)では現実的な規模と 処理時間を満足しないため、高速かつ高精度の寄生パラ メータ抽出手法を導入した。本手法の適用により、クロ ストークを考慮した遅延計算が可能となった。



図2 SIを考慮したタイミング収束フロー

本フローの最後のタイミング検証で、全てのタイミン グ条件が満たされるかチェックを行い、満たされなけれ ばレイアウト設計に戻り、満たされればタイミングが収 束したと見なし本フローを終了する。

簡易消費電力見積もりと簡易IRドロップ検証

簡易消費電力見積もりは、各論理ゲートの簡易電力モ デルとトグル率(秒あたりの遷移数)からチップの消費 電力を計算する。ここで、トグル率は、当該論理ゲート を駆動するクロック系列ごとのトグル率を人手入力して 求める方法と、チップの論理ネットリスト情報から統計 的なシミュレーションにより求める方法を用意した。

簡易IRドロップ検証は、チップの電源端子数とチップ の消費電力から図3に示すような簡易IRドロップ計算モ デルを使って、IRドロップ量を見積もる。ここで、図3の 簡易モデルは2個の電源端子と電力消費点(黒丸)を想定 したものであり、Rpは電源端子の実効抵抗、RHとRVは 電源メッシュ構造を想定した場合の水平方向(RH)およ び垂直方向(RV)の実効抵抗である。なお、実際のIRド ロップ計算モデルは、本簡易モデルを複数の電源端子に 拡張したものである。

簡易IRドロップでの検証手順は、①デフォルトの電源 メッシュの配線幅と電源メッシュ構造でIRドロップ量を 見積もる、②見積もったIRドロップ量が規定値をオーバー している場合は、電源端子数を増やすか、電源メッシュ の配線幅を太らせる等の対策を施し、再度IRドロップ量



図3 簡易IRドロップ計算モデル

を見積もり検証する。

SIを考慮したレイアウト

電源分配の設計指針が決定されたのを受け,信号配線 を含めたSIを予防するためのレイアウトを行う。

電源配線のレイアウトは,限られた配線スペースのも と,配線抵抗成分の増大を抑えることで,IRドロップ量 の低減を図ることを主眼とした対策であり,配線メッシュ 幅と,特殊幹線構造の最適選択を行う。ここで,特殊幹 線構造には,①高さ方向の二重幹線,②任意な箇所への 幹線の補強,③二重メッシュ構造等がある。

信号配線のレイアウトは、配線抵抗成分とカップリング 容量成分の増大を抑えることで、遅延とクロストークの 低減を図ることを主眼とした対策であり、①配線幅と配 線間隔の最適指定、②最大配線長と波形の傾きを制御可 能な信号リピータの挿入、③クロストークの影響度解析 と、規定値を越えた信号配線のリペア等である。③では、 各論理ゲートに対するノイズ伝搬モデル導入し、カップ リング容量成分を考慮したアナログライクなシミュレー ション手法により、クロストークの影響度を解析し、数 値化している。

高精度寄生パラメータ抽出

クロストークの影響を正確に遅延に反映させるため、3D ソルバー並の精度をチップレベルの寄生パラメータ抽出 に導入した。

本高精度寄生パラメータ抽出手法を小規模ベンチマーク 回路に適用し、カップリング容量に着目してサンプル評 価した。図4に対3Dソルパーとの比較精度を示す。この 結果から、3Dソルパーと比較して、およそ±5%以内の抽 出精度が得られていることが分かる。

また,精度と性能(処理時間)はトレードオフの関係 にあるので,十分な抽出精度を保ちながら高い抽出性能 を達成する必要がある。本高精度寄生パラメータ抽出を



適用すれば、メガゲート級のLSIチップであっても1時間 以内に処理を完了することができる。

高精度消費電力見積もりと高精度IRドロップ解析

高精度IRドロップ解析の計算モデルは、図3に示した簡 易計算モデルを実際のレイアウトに適用したものであり、 概念的には、黒丸を各論理ゲートに、抵抗素子を電源配 線のレイアウトから抽出する抵抗成分に、それぞれ対応 させたものである。

電流 i を見積もるためには各論理ゲートの消費電力を 正確に見積もる必要がある。各論理ゲートの消費電力 (Protal)は、漏れ電力(PLeak)と内部電力(PInt)および 当該論理ゲートが駆動する信号線の充放電電力(PSW)の 和(式1)で計算する。

$P_{Total} = P_{Leak} + P_{Int} + P_{Sw}$	(式1)
$P_{Int} = E_{Int}$ (Spin, CLoad) * TR	(式2)
$P_{Sw} = Vdd^2/2 * C_{Load} * TR$	(式3)

ここで、Entは入力遷移時間(SPin)と負荷容量(CLoad) の関数で計算される内部消費エネルギー(単位:ジュール) で、漏れ電力と合わせて、消費電力ライブラリとして用 意する。TR は論理ゲートのトグル率(秒あたりの遷移 数)で、Vddは電源電圧である。また、各セルの負荷容 量は高精度寄生パラメータ抽出の結果から入力し、論理 ゲートのトグル率は、簡易消費電力見積もりと同様な入 力情報に加え、より精度の高い論理シミュレーションの 結果からも計算可能である。

一方,電源配線の抵抗成分Rを正確に見積もるためには, レイアウト情報と配線材料の比抵抗から直接計算する必要がある。しかし,電源配線のレイアウトは大規模かつ 複雑であり,モデル化すべき抵抗ネットワークが膨大と なるため,直接計算することは不可能である。

このため、本高精度IRドロップ解析では、電源分配モ デルと呼ばれる階層的なIRドロップ計算モデルを導入し、 階層処理することにより見積もり可能とした。 電源分配モデルは,設計階層である論理ゲートあるい は論理ゲートの集まりと対応して作成する。具体的には, 図5に示すような抽象度の高い(解析性能は高いが精度が 低い)順から,①電源端子のみをモデル化するポートモ デル,②電源配線の幹線のみをモデル化するフロアプラ ンモデル,③電源配線の全てをモデル化する詳細モデル の3種類から成る。

高精度IRドロップ解析は、これら電源分配モデルと、 レイアウト情報から抽出した電源配線の抵抗ネットワーク と、高精度消費電力見積もりで得られた消費電力情報か ら、全ての抵抗ネットワーク上のIRドロップ量および電 流密度を計算し、結果は各論理ゲートごとのIRドロップ 情報と、レイアウト情報と一対一で対応させたグラフィ カルなカラー画像のビュー情報を出力する。

図6に高精度IRドロップ解析を実チップに適用した際の 結果ビューの例を示す。この図では、画面中央の部分が 最もIRドロップが高いことを示している。

なお、本チップの回路規模はロジック部100KGに1.9M ビットのSRAMを内蔵し、実行時間は6分であった。



図5 電源分配モデルの例



図6 IRドロップ解析の結果ビュー

SIを考慮した遅延計算とタイミング検証

図7にSIを考慮した遅延計算とタイミング検証フローを 示す。ただし、図中には説明を簡素化するため、必要最 小限のインタフェースファイルしか示していない。本フ ローは、3つの処理ステップから成る。

第1のステップは、高精度寄生パラメータ抽出から得た 寄生パラメータと、高精度IRドロップ解析から得たIRド ロップ情報を基にして、IRドロップを考慮した遅延計算 を行い、遅延情報1を出力する。これら情報から静的タイ ミング解析を行い、全ての信号線とノイズ源となりうる 信号線のタイミング関係を抽出し、タイミング情報とし て出力する。

第2のステップは、寄生パラメータと本タイミング情報 を基にして、クロストークを考慮した遅延計算を行い、ク ロストークに影響のあるネットの遅延計算結果を遅延情 報1の差分情報として遅延情報2に出力する。

第3のステップは,遅延情報1とその差分情報である遅 延情報2を基にして,静的タイミング検証を行い,タイミ ングが収束したかどうか判定する。これら一連の手順に より,IRドロップとクロストークを同時に考慮したタイ ミング検証が行われタイミング収束が完結する。

本遅延計算フローを小規模ベンチマーク回路に適用し, 遅延精度の向上度合いを確認した結果例を示す。

図8の例では、IRドロップを考慮した場合の精度向上効 果をHSPICE^{*1)} シミュレーションとの相対遅延差で示す。 これによれば、IRドロップを考慮した場合の遅延が、



図7 SIを考慮した遅延計算とタイミング検証フロー

■ IRドロップを考慮しない場合 ■ IRドロップを考慮した場合



図8 IRドロップを考慮した場合の精度向上効果 *1)HSPICEは米国Synopsys社製の回路シミュレータで,同社の登録商標です。 HSPICE比±5%以内の精度に収まっていることが分かる。

図9の例では、クロストークノイズによる遅延変動差 (1280サンプル)を、HSPICEシミュレーションとの比較 で示した。これによれば、遅延変動分は約±200ps以内 に集中しており、この変動分の減少が従来に比べた場合 の遅延精度向上分として直接寄与する。また、HSPICEシ ミュレーションとの誤差は、およそ数パーセント以内と 良好な結果であった。



あとがき

SIを考慮したタイミング収束手法を,ディープサブミ クロンプロセスである0.15 μm, 0.16 μmASIC¹⁾ の設計 フローに適用し,その有効性を確かめた。

本手法を先端LSIの設計フローに組み込むことで、タイ ミング収束の問題を解決できる。 ◆◆

■参考文献

1) 菊池他: 0.16µm 低消費電力システムASIC, 沖テクニカル レビュー190号, Vol.69 No.2, p.32-35, 2002年4月

●筆者紹介

菊地原秀行: Kikuchihara Hideyuki.シリコンソリューションカンパニー デザイン本部 設計システム部
栗本雅弘: Masahiro Kurimoto.シリコンソリューションカンパニー デザイン本部 設計システム部
田代雅久: Masahisa Tashiro.シリコンソリューションカンパニー デザイン本部 設計システム部
菊池秀和: Hidekazu Kikuchi.シリコンソリューションカンパニー デザイン本部 設計システム部
堀川正永: Masanaga Horikawa.シリコンソリューションカンパニー デザイン本部 設計システム部