

# 沖ネットワークエルエスアイのデザインソリューション

## ～ SoCソリューション,高品位機能検証ソリューション～

小堀 隆裕 今井 忠男

昨今、SoC (System-on-a-Chip) はデジタル家電等の商品差別化のためのキーデバイスとして、その開発競争は激しいものとなっている。このSoCビジネスでは、従来の垂直統合型モデルに加え、製造専門メーカ、ファブレスLSIベンダ、IP (Intellectual Property) プロバイダらが登場し、水平分業型モデルとして自らの専門領域を活かしたビジネス展開を行っている。

沖ネットワークエルエスアイ (以下、ONW) は、このような急変するLSIビジネスの中で、沖電気のネットワークシステム部門LSIデザインセンタが、多くのSoCを開発してきた実績と技術力を基に、2002年10月にSoCデザインに関するソリューションプロバイダとして設立されたものである。ネットワークシステム部門の中で活動してきたことにより、システム技術とネットワーク技術力において優位性を持ち、システム設計とLSI設計を融合させたソリューションを提供できることを特徴としている。また、沖電気およびグループ企業との連携により、SoCデザインソリューションのみに留まることなくSoCからボード、ソフトウェアまでの一貫したソリューションを

提供できることも大きな特徴である。

本稿では、ONWのデザインソリューションの概要、SoC設計の中核をなすプラットフォームベース設計を中心とした“SoCソリューション” および “高品位機能検証ソリューション” について述べる。

### デザインソリューションの概要

SoCがデジタル家電等のキーデバイスとなっている現在では、システム開発工程の大部分をSoC設計が占めている。SoC設計に関する数々のスキルが必要とされる一方で、慢性的なリソース不足、迅速な開発に向けたIPの活用、次々に開発される新設計技術への対応等数々の課題が存在している。

ONWは、このようなSoC設計に関してお客様が抱えている課題を解決するSoC設計・検証、IP開発・販売、コンサルティングの三つの柱から成るソリューションを提供している。図1に提供している主要なソリューションを示す。仕様設計から論理設計/検証までを中心に、お客様の要望に応じて、LSIチップ供給、評価ボード供給等ま




図1 ONWが提供するデザインソリューション

でのトータルソリューションを提供する。

ONWが上記ソリューションから積極展開しているのが、“SoCソリューション” および “高品位機能検証ソリューション”<sup>1)</sup> である。

### SoCソリューション

1990年代半ばより、SoCの設計生産性を向上させるべく、設計・検証済みの機能ブロックをLSI設計の知的財産(IP: Intellectual Property)と位置付けて活用するIPベース設計が実用化されている。こうした既存の設計資産の再利用により設計生産性を向上させるという考えをさらに発展させ、機能ブロックだけでなくSoCのアーキテクチャも再利用しようという手法がプラットフォームベース設計である。

プラットフォームベースSoC設計では、標準的なアーキテクチャ、設計環境として、以下のものが用意される：

- ① 構成部品である業界標準のCPUやDSP、メモリ、ペリフェラル
- ② これら部品間を接続する業界標準のオンチップ・バス
- ③ OSやデバイス・ドライバ等のソフトウェア

業界標準のCPUやDSP、オンチップ・バス等を採用することにより、自社内に限らず広く外部の設計資産を活用することが可能になる。一方、LSIごとに異なる機能は、ハードウェアとしては専用の機能ブロック(IP)を開発・追加することで、ソフトウェアとしてはアプリケーション・プログラムを開発・追加することにより、それぞれ実現される。また、再利用の対象は、①～③に加えて、プロトタイプボードやソフトウェア開発ツール

といった開発環境まで含めることが可能である。

ONWは、図2に示す通り、沖電気が提供するARM<sup>\*1)</sup>ベースのプラットフォーム「μPLAT<sup>\*2)</sup>」によるSoCソリューションを展開している。このμPLATを活用することにより、SoCの開発期間を大幅に短縮することができる。

μPLAT<sup>2)</sup>は、ARM7TDMI<sup>\*1)</sup>、ARM920T<sup>\*1)</sup>、ARM946<sup>\*1)</sup>をコアとして各種ペリフェラルを一体化したIPであり、アプリケーションに応じて数種類が用意されている。また、OSにはμITRON、開発環境としては命令シミュレータ、プロトタイプ評価ボードなどが提供されており、仕様設計から実機検証までの一貫した開発フローが整備されている。

プラットフォームを用いることで、一から設計する必要がなく、設計期間の短縮、設計品質の確保ができ、さらに、ソフトウェア、ハードウェアの資産の蓄積、再利用が可能になることで、将来に亘ってメリットを享受することができる。

ONWはμPLATを利用したSoC開発のトータルソリューションとして、

- ① μPLATに関するコンサルティングや各種トレーニング、マイクロアーキテクチャの検討
- ② SoC具体設計、検証
- ③ 各種IPの提供、専用ハードウェアの論理設計
- ④ プロトタイプボードのためのプロトタイプ評価ボードの開発・提供
- ⑤ テストベンチ構築を含めたSoCとしてのシステムレベル検証
- ⑥ エンジニアリングサンプル(ES)評価のためのボード開発

開発

など、μPLATの導入コンサルティングからES評価までの一貫したソリューションを提供している。

また、ONWは、デジタル家電向けのSoCをターゲットとして株式会社東芝セミコンダクター社が開発したデジタル信号処理向けコンフィギャラブル・プロセッサMeP(Media embedded Processor)<sup>3)</sup>のアライアンスパートナーADH(Authorized Design House)として、図3に示す、

- ① MePコアのSoCへのインテグレーション
  - ② 各種周辺IPの提供
  - ③ 専用ハードウェア受託設計
  - ④ 各種コンサルティング
- を提供する。

MePは、用途に応じてユーザーがカスタ




図2 プラットフォームベースSoCソリューション

\*1)ARM, ARM7TDMI, ARM920T, ARM946はARM Limitedの商標です。 \*2) μ PLATは沖電気工業(株)の登録商標です。




図3 MePによるSoCソリューション

マイズ可能な32ビットRISCプロセッサで、MePを搭載したSoCを開発するためのソフトウェア開発環境や高位設計・論理設計環境などの設計ツール、設計サービスを含めた一貫した開発フローが整備されている。

ONWでは、高位設計に対応したSystemC<sup>\*3)</sup> ベースの設計受託も開始し、株式会社ソフィアシステムズとの業務提携により、MePコア評価ボード向けのMePコア搭載FPGA用IPを提供している。

### 高品位機能検証ソリューション

SoCの大規模化、高機能化にともない検証項目・検証工数も爆発的に増加している。設計・検証の効率を改善するためにIPが活用されているが、IP間の接続、組み合わせた場合の動作検証の必要性は依然として残ることになる。また、最も難しい課題は極めて稀な条件で発生する事象を、検証の中でいかに漏れなく動作確認するかである。

高品質なSoCを短期間で開発するために重要なポイントは、この機能検証の品質向上と期間短縮である。

ONWは、お客様の機能検証における課題を解決するた




図4 SoC機能検証手法体系図

めに、図4に示すように機能検証手法を体系化した機能検証ソリューションにより、お客様に次のメリットを提供している。

- 検証のアウトソーシング
- 第三者観点からの検証
- 最新の検証手法を活用した検証

最新の検証手法として、機能検証のさまざまな課題に対応するために、「アサーションベース検証」、「ランダム検証」および「プロパティ検証」等が注目されており、EDAベンダからさまざまなツールや手法が発表されている。

アサーションとは「本来成立すべき条件」を記述したもので、「回路が正しければこの

ように動作するはず」という条件である。「アサーションベース検証」では、回路が満たすべき仕様や違反事項の条件をアサーションとしてあらかじめ検証環境に組み込むことにより、インターフェースのプロトコルや内部のステートマシンの動作等が仕様通りにふるまっていることを、シミュレーション実行中に監視する。適用例を図5に示す。アサーションベース検証を適用することで、回路中のバグが早期に発見でき、バグ個所の特定が容易になる。

アサーションを記述する言語としては、TemporalE、OpenVera<sup>\*4)</sup> Assertionなどが現在既に使用されている。さらに将来に向け業界標準を策定する団体であるAccelleraにおいて、PSL (Property Specification Language)、SVA (SystemVerilog Assertion) などの検証専用言語の標準化が進められている。ONWはこれらの検証専用言語を駆使することで、複雑な機能検証を実現している。

「ランダム検証」は、検証対象に対する入力をランダムに自動生成することにより、短期間で検証の網羅性を高め、コーナーケースバグなどを早期に発見する事を可能とする検証方法である。ランダム検証に適用できるEDAツールとしてはSpecmanElite<sup>\*5)</sup>、Vera<sup>\*6)</sup> などがある。これらのツールでは、C++などの言語が持つオブジェクト指向機能に加えランダム検証を効果的に行うための機能を持たせた専用言語(e言語、OpenVera言語など)を使用し、検証対象等に応じて検証環境を構築することができる。

アサーションベース検証やランダム検証は、機能検証の課題に対して有効な方法である。しかし、これらの最新の検証手法を新規に導入する場合、

- 検証専用言語によるアサーションの記述

\*3) SystemCはOpen SystemC Initiativeの登録商標です。 \*4) OpenVeraはSynopsys Inc.の登録商標です。 \*5) SpecmanEliteはVerisity Design Inc.(2005年1月にCadence Design Systems, Inc.が買収)の商標です。 \*6) VeraはSynopsys Inc.の登録商標です。




図5 アサーションベース検証

- ランダム検証を行うためのテストベンチの構築
- 検証品質の定量的な把握、およびフィードバック方法等、いくつかの課題がある。ONWは、新手法立上げに工数をかけられないお客様に代わってアサーションの記述、ランダム検証環境の構築等のソリューションを提供している。また、新手法の導入・立上げを短期間で効率よく行うためのコンサルティングや教育、トレーニングも実施する。

「プロパティ検証」は、機能設計工程の出力であるRTL (Resister Transfer Level) コードが、仕様 (=プロパティ) を満足しているか否かを形式的に検証する手法である。プロパティ検証に適用できるEDAツールとしてはSolidify<sup>\*7)</sup>、0-In<sup>\*8)</sup> 製品等がある。現時点では、プロパティの記述方法や検証対象の回路規模に制限があるため、これらの制限を考慮して、他の検証手法と組み合わせ、実用化展開を進めている。

### 将来への展望

本稿では、ONWのデザインソリューションの中で注目されている「SoCソリューション」、「高品位機能検証ソリューション」について述べた。

今後の展開として、大規模SoCの開発を効率化するために、従来のHDLによるRTL設計に加え、より抽象度の高いレベルからの設計を可能とするため、C++言語をハードウェア設計向けに拡張したSystemC言語によるCベース設計ソリューション、最適なプロセッサ構成によりコストパフォーマンスを追及するMPSoC (Multi- Processor SoC) ソリューションを提供していく。

また、高品位機能検証ソリューションでは、前述のプ

\*7) SolidifyはAverant Inc.の登録商標です。 \*8) 0-InはMentor Graphics Corp.の登録商標です。

ロパティ検証の早期実用化及び設計と検証を対象とした新しい標準化言語SystemVerilogによるソリューションの提供を推進する。

ONWは今後も最新のSoC設計技術を展開し、お客様に効率的かつ高品質のSoCデザインソリューションを提供していく。 ◆◆

### 参考文献

- 1) 森, 斎藤: LSIデザインソリューション〜機能検証ソリューション〜, 沖テクニカルレビュー第198号, Vol.71 No.2, pp.52-57, 2003年4月
- 2) μPLATホームページ: <http://www.okisemi.com/jp/topics/uplat.htm>
- 3) MePホームページ: <http://www.mepcore.com>

### 筆者紹介

小堀隆裕: Takahiro Kobori. 株式会社沖ネットワークエルエスアイ デザインソリューション本部  
今井忠男: Tadao Imai. 株式会社沖ネットワークエルエスアイ 戦略マーケティング部