沖電気研究開発(No.173)

高耐圧光MOSリレー

古田建一 秋山 豊 水内賢二

 計測機器内におけるコモンノイズ対策用光MOSリレーを製品化するために、光MOSリレー内に組み込まれているVD MOSの開発を行った。VD MOSの目標仕様はコモンノイズで発生する電圧と使用方法から耐圧1200V程度、オン抵抗100Ω以下と設定した。また、既存の光MOSリレーのパッケージサイズと同等のサイズ(8.68×6.4×3.65mm)の製品を作成するために、チップ面積を2.0×2.0mmに設定した。上記の目標仕様とチップサイズより、耐圧を向上させるため、チップ周囲部にFP構造を採用し、試作・シミュレ−ション(OPUS、ODESA)を行った。その結果、耐圧1400V、オン抵抗70Ωを確認し、目標仕様を満足する製品ができた。



ホームページへ戻る 『沖電気研究開発』の先頭へ戻る

Copyright (c) 1997 Oki Electric Industry Co., Ltd.
www-admin@www.oki.co.jp