2008年5月30日
九州工業大学
仲谷マイクロデバイス株式会社
沖電気工業株式会社
半導体用新型両面電極パッケージを開発
PoPやウエハレベルパッケージそしてイメージセンサパッケージにも適用可能
九州工業大学(学長：下村輝夫)は、仲谷マイクロデバイス株式会社(代表取締役社長：仲谷善文)と沖電気工業株式会社(取締役社長兼CEO：篠塚勝正)と共同で新しい半導体パッケージ及びその実装工法となる両面電極パッケージ(以下DFP：Dual Face Packageと略す)を開発しました。今回開発したDFPはすでに携帯電話やデジカメで使われているPoP(Package on Package)を置き換えうる新しい技術です。この技術の特長は現状のPoP構造に比べて、構造的に反りが発生し難い新構造を採用していること、上下の接続エリアがパッケージ内側に配置できることからコンパクト化が図れること、パッケージの厚さを薄くできることなどに加え、コスト的にも現状のPoPと比べて同等もしくは低コストにできる可能性を有しております。この技術はPoPの置き換えに留まらず、DFPの基本技術はウエハレベル・チップサイズパッケージ(以下WLCSPと略す)やイメージセンサ用パッケージ、CoC(Chip on Chip)、シリコンインターポーザパッケージ等にも適用の可能性を有し、幅広く半導体実装に貢献できる可能性を持った技術です。
現状のPoP構造は二つのパッケージを積層する構造ですが、上下のパッケージ構造が異なるために熱履歴に対する反りの挙動が異なりパッケージ製造においてまだ課題が残されています。具体的な課題としては上下の接続エリアはパッケージ周辺に限定されており、そのサイズは半田ボールピッチで決まり、反りを考慮した確実な接続を確保するために大きめのボールピッチとサイズとなっています。また反りを抑制するためにパッケージ基板を厚く強固にするなどでパッケージ総厚を薄くできないなどが挙げられます。一般的にPoPは3次元実装の一種と言えますが、現状の3次元実装としてはPoPの他にはひとつのパッケージに複数のLSIを実装するMCP(Multi Chip Package)やLSIのシリコン基板そのものに貫通電極を設けるTSV(Through Silicon Via)等があります。これらの3次元実装にもベアチップ(LSIシリコンチップ剥き出し状態)でのテスティング問題や貫通電極のプロセスの難しさ等の課題が残されています。PoPも含めたこれら半導体3次元実装の大きな方向としては、出来るだけチップサイズに近くコンパクトでテスティングが容易に行なえ3次元に積層できる構造を指向しています。
このような状況下、九州工業大学は仲谷マイクロデバイスと沖電気工業と共同で前述の3次元実装の抱える課題を解決し、将来の3次元実装技術までを睨んだ新しい半導体実装技術を開発しました。
開発した新しい技術は、次の通りです。
- 新構造の両面電極パッケージであるDFP(Dual Face Package)の開発
現状のPoPは上下の構造が異なり熱に対する反りの問題で種々の課題を抱えていましたが、新構造のDFPは上下の構造を同じにすることができ、また接続領域もパッケージ全面を使用することができるため、大幅に反りの問題を低減できます。結果的に現状に比べ小型で薄型の実装を実現することができました。製造プロセスも支持板を持つ配線付ポスト部品(以下PWC)を追加接続するだけで、ほぼ従来工程と同じプロセスで製造することを可能としました。すなわちパッケージ基板に従来どおりLSIチップを搭載した後、PWC部品を接続し、樹脂をパッケージ基板と支持板の間に充填し、最後に支持板を取り除くだけです。新しい部品は支持板上に形成されたパッケージ上面に電極を出すためのポスト電極と上面の配線を一体にした部品です。構造そのものは新しいものですが、製造方法は量産技術の確立されている電鋳法を用いるため適正コストでの供給の可能性も見えてきております。この部品の提供は九州日立マクセル株式会社が行なう予定です。これら部品・組立技術の融合により、従来のパッケージ基板側の外部電極とパッケージ上面にも外部接続電極を持つ両面電極パッケージを実現しました。DFPという呼称は九州工業大学が命名したものです。
- DFP技術の展開
DFP技術はPoPの代替に留まらず、これから益々用途拡大が期待されるWLCSPやイメージセンサにも適用可能です。DFPはPWC部品をパッケージ基板に接続していますが、この部品を直接LSIチップに接続すればWLCSPの構造が形成できます。この構造は部品をウエハサイズで製作することやウエハ全体に樹脂を充填することなど少し変更が必要ですが、基本的には同じ製造方法で実現できます。従来のWLCSPはウエハサイズのリソグラフィ装置や配線めっき装置等、半導体ウエハ工程装置に近いものを準備しなければなりませんでしたが、本DFP技術を適用することにより、ウエハ設備を必要とする工程は全てPWC部品に置き換えることができ、設備投資を低減し製造工程も簡略化されコスト的に有利な製造工法と言えます。これとほとんど同じようにCoC(Chip on Chip)に適用すればベースチップをそのままパッケージ基板とするシンプルなパッケージを実現でき、CoCをインターポーザ基板に実装するというパッケージ部分が不要となります。また支持板の代わりに透明光学ガラスを使って配線部分にイメージセンサチップをフリップチップ実装すれば、ほぼ同じ部品、製造工法で簡潔なイメージセンサパッケージを実現できます。このようにDFP技術は半導体パッケージの一領域だけをカバーするに留まらず、幅広く半導体実装に貢献できる基本技術となるものと期待されます。
- 量産計画と狙う市場
現在は信頼度試験を含め基本技術の確認段階ではありますが、これから関係企業と協力して量産技術の確立に取り組んで参ります。狙う市場としては小型・薄型の半導体パッケージと大容量メモリとの高速連携が求められる携帯電話やデジカメのアプリケーションCPUや画像エンジンの領域で1個/台以上使われることを期待しています。またセンサ素子を直接LSIパッケージに搭載できるためセンサモジュールの小型化に大いに役立つことが期待され、各種センサ用パッケージとしても期待されます。
本技術は、2008年5月27日より米国フロリダ州オーランドで開催される「国際電子部品技術会議ECTC: Electronic Components and Technology Conference」」にて30日に発表する予定です。
- 主な試作結果と特長
図1．DFP完成写真
図2．内蔵ポスト部分の断面写真と信頼度試験結果
| 現状PoP | DFP | ||
|---|---|---|---|
| 性能 | 優位性 | ||
| 高さ(mm) | 1.4 | ‹1.0 | 低背高 |
| 接続ピッチ(mm) | 0.5～0.65 | 0.3～0.4 | コンパクト |
| 接続領域 | 周辺 | 全面接続 | 高信頼性 |
| センサ用途 | 不適 | 最適 | 任意配置・配線 |
| コスト | — | 同等もしくは低コスト | |
表1．DFPの特長と現状PoPとの比較
図3．PoPベースパッケージの比較
図4．DFP製造工程
図5．DFP技術発展計画
- お問い合わせ先
- 国立大学法人九州工業大学 ヒューマンライフIT開発センター
〒808-0196 北九州市若松区ひびきの2-4
電話：093-695-6150 - 仲谷マイクロデバイス株式会社
〒875-0053 大分県臼杵市福良1913-2
電話：050-3161-4938 - 沖電気工業株式会社 広報部
電話：03-3580-8950
- ※各リリースの記載内容は発表日現在のものです。その後予告なしに変更される場合がありますので、あらかじめご了承ください。