1GHzサンプリング/6bit高速ADCの開発

近年,WLAN, Digital TV,次世代DVD,HDDなどア プリケーションの高速化が進んでおり,アナログ信号を デジタル信号に変換するADC (Analog to Digital Converter)の高速化のニーズが高まっている(図1)。ま た,プロセスの微細化によるトランジスタの高速な動作・ スイッチング特性の恩恵を受けるためには,ゲート耐圧 の関係から低電源電圧でのアナログ回路設計技術が必要 となる。さらに、高速通信可能な携帯端末の普及により, パッテリー駆動で使われる場面も増えるため,低消費電 力化も重要である。今回,UWB (Ultra Wide Band)に 代表される高速・広帯域のワイヤレス通信LSIに必要な 1GHzサンプリング/6bit高速ADCをCMOSプロセス・ 単一電源で開発した。本稿では主に、開発した回路技術 とその試作品評価結果について述べる。



(1) 目標仕様^{1) 2) 3) 4)}

6bit高速ADCの目標仕様を表1に示す。国際学会におけ る6bit換算ADC消費電力トレンド(図2)よりアナログ部 の消費電力を60mWとした。消費電力以外のパラメータ についてはUWB(MB-OFDM)の仕様から想定した。

(2) アーキテクチャ

ADCのアーキテクチャは,パイプライン型,フラッシュ型,シグマデルタ型などさまざまであるが,1GHzサンプ

佐々木 征一郎 新井 満 菅井 男也 杉村 直昭

诏

八木 勝義

表1 目標仕様

Parameter	Min	Тур	Max	unit
Resolution		6		bit
Sampling Rate	100		1056	MHz
SINAD * 1)	32.0	34.5		dB
ENOB ^{*2)}	5.0	5.4		bit
Input Bandwidth	400			MHz
Power (Analog)		60		mW



図2 国際学会における6bit換算ADC消費電力トレンド

リング以上の高速ADCであるため,動作周波数・動作電 圧の制限からシンプルな構成のフラッシュ型とした。

図3に本ADCのブロック図を示す。以下, 各ブロックに ついて説明する。

- ① クロック入力部。差動入力構成とした。
- ② 基準電圧を生成するRef抵抗。差動コンパレータへの 接続を考慮して二対で構成した。
- ③ ADCアナログ部。S/H(Sample and Hold)+3段プ リアンプ+コンパレータラッチで構成されている。

図4にRef抵抗部とアナログ部の詳細なブロック図を 示す。アパーチャ効果によるADC変換特性悪化を軽減す るためにS/Hを搭載した。また、容量補間回路を適用す ることでS/Hと初段プリアンプの数を半分に削減した。こ れにより、消費電力削減、入力容量低減によるアナログ 入力の広帯域化、入力換算オフセット低減などの効果を 得られる。

*1)Signal to Noise And Distortion:信号(signal)に対する雑音(noise)と歪み(distortion)の和との比。 *2)Effective Number Of Bits:有効ビット数

22 OKIテクニカルレビュー 2007年10月/第211号Vol.74 No.3



- ④ ADCデジタル部。コンパレータラッチ出力を取り込む フリップフロップ、パブルエラー訂正回路、グレイ コードエンコーダで構成されている。1GHz動作ロ ジック回路を削減することでタイミングマージン確保 と電力削減効果を得るため、グレイコードエンコーダ 以降は並列化処理することで動作周波数を半分にして いる。
- ⑤間引き部。デジタル出力バッファで発生するノイズを抑制することと、測定器の制約から1/4~1/32の範囲で可変の間引き回路を搭載した。
- ⑥ 出力部。差動出力構成とした。評価容易化のため、 データ出力だけではなく取り込み用のクロックも出力 させた。
- ⑦基準バイアス生成部。電流型バンドギャップ回路にする ことで低電圧動作可能とした。
- ⑧ コントロールレジスタ。各ブロックのパワー制御,タイ ミング調整,電流調整などを行う。



図4 Ref抵抗およびアナログ部詳細ブロック図

(3) シミュレーション結果

図5にシミュレーション結果を示す。アナログ入力周波 数246MHzでENOB=5.2bitとなり、目標仕様を満足す ることを確認できた。





図6 6bit ADCブロックレイアウト

(4) レイアウト構成

図6(前ページ)にブロックレイアウトを示す。ADCの 約2倍のエリアをテスト回路用として確保し、タイミング 調整回路と電流調整回路を搭載した。これにより開発期 間短縮と、回路のタイミングマージンや電流・電圧依存 性などさまざまな評価を行うことを可能とした。

試作品評価結果

(1) 試作チップ写真

写真1に試作チップ写真を示す。チップサイズは 4.2mm×4.4mmで,空スペースにはパイパスコンデンサ を配置した。



写真1 試作チップ写真

(2) 試作品評価環境

写真2に試作品評価ボードの外観を示す。クロックとア ナログ信号入力用バラン,差動データ出力をシングル変 換するためのバッファ,コントロールレジスタ制御用 FPGA*³⁾ などで構成されている。アナログ入力周波数が 400MHzの場合,入力クロックのジッタは50ps以下にす る必要がある。これは信号発生器のジッタよりも小さい。 ジッタを低減するために,フィルタを別途準備した。



写真2 6bit ADC試作品評価ボード外観

*3) Field Programmable Gate Array

24 OKIテクニカルレビュー 2007年10月/第211号Vol.74 No.3

(3) 評価結果

① スペクトラム波形

図7に試作品のスペクトラム波形と諸特性を示す。1/32 間引き出力のため、横軸は15.625MHzまでとなっている。 アナログ入力周波数が10MHzではあるが、シミュレー ションと同等の結果を得られた。



② アナログ入力周波数特性

図8にアナログ入力周波数を1M~400MHzまでスイー プさせた場合のSINADを示す。試作では容量補間回路の 有効性を確認するために容量補間あり/なしの回路水準 を設けた。どちらも50MHzまでのSINADはフラットな特 性となっている。50MHz以上の高域でSINADが悪化して いるのは、入力クロックジッタ測定結果から逆算した SINAD限界値(計算値)と、アナログ入力信号のSINAD (実測値)から評価環境の影響が支配的であると思われる。 また、わずかではあるが容量補間回路を適用することで SINADが向上することを確認できた。



図8 アナログ入力周波数特性



図9 消費電力測定結果

③ 消費電力測定結果

図9に容量補間あり/なし水準ごとの消費電力測定結果 を示す。容量補間により、プリアンプ1の電力を約半分に 削減できた。また、各プリアンプの電力とSINADの相関 解析により、プリアンプ3の電力を抑えてゲインを上げる ことにより、特性向上可能であることがわかっている。

まとめ

1GHzサンプリング/6bit高速ADCの回路技術とその試 作品評価結果について紹介した。1GHzサンプリング/ 6bit高速ADCを実現するための回路技術と評価技術を構 築することができた。

謝 辞

本ADCは東京工業大学大学院理工学研究科松澤研究 室と共同開発したものである。研究開発を進めるに当た り、ご尽力頂いた松澤教授および研究室の皆さんに心よ り感謝する。◆◆

■参考文献

1) K.Kusumoto, A.Matsuzawa, K.Murata, "A 10-b 20-MHz 30mW Pipelined Interpolating CMOS ADC," IEEE Journal of Solid-State Circuits, Vol.28, No.12, pp.1200-1206, 1993

2) A.Matsuzawa, S.Nakashima, I.Hidaka, S.Sawada, H.Kodaka, S.Shimada, "A 6b 1GHz Dual-parallel A/D Converter," Solid-State Circuits Conference, 1991. Digest of Technical Papers. 38th ISSCC., 1991 IEEE International, 13-15, pp.174-311, Feb. 1991

3) Kouji Sushihara, Hiroshi Kimura, Youichi Okamoto, Kazuko Nishimura, Akira Matsuzawa, " A 6b 800Msample/s CMOS A/D converter," IEEE International Solid-State Circuits Conference, vol. XLIII, pp.428-429, February. 2000

4) Christoph Sandner, Member, IEEE, Martin Clara, Andreas Santner, Thomas Hartig, and Franz Kuttner, "A 6-bit 1.2-GS/s Low-Power Flash-ADC in 0.13-um Digital CMOS," IEEE Journal of Solid-State Circuits, Vol.40, No.7, JULY. 2005

●筆者紹介

佐々木征一郎: Seiichiro Sasaki. シリコンソリューションカンパ ニー 通信車載システムビジネス本部 RF技術開発部 アナログ技術 チーム

新井満: Mitsuru Arai. シリコンソリューションカンパニー 通 信車載システムビジネス本部 RF技術開発部 アナログ技術チーム 八木勝義: Katsuyoshi Yagi. シリコンソリューションカンパニー 通信車載システムビジネス本部 RF技術開発部 アナログ技術 チーム

菅井男也: Danya Sugai. シリコンソリューションカンパニー 通信車載システムビジネス本部 RF技術開発部 アナログ技術 チーム

杉村直昭: Naoaki Sugimura. シリコンソリューションカンパ ニー 通信車載システムビジネス本部 RF技術開発部 アナログ技術 チーム マネージャ