

光伝送モジュール用GaAsICセット ー10Gb/sから40Gb/sへー

木村 有

高速光通信システム用のICにとっては高速性と低消費電力性が重要であり、Si-BJT（シリコン パイポーラトランジスタ）、Si-CMOS（シリコン電界効果トランジスタ）、SiGe-BJT（シリコン・ゲルマニウムパイポーラトランジスタ）、GaAs-HBT（ガリウム・ヒ素 ヘテロ接合型パイポーラトランジスタ）、GaAs-FET（ガリウム・ヒ素電界効果トランジスタ）、GaAs-HEMT（ガリウム・ヒ素ヘテロ接合型電界効果トランジスタ）等の素子が競合している。図1はそれぞれのデバイスの適用可能なビットレートの範囲を示すものであるが、Si系素子よりGaAs等の化合物半導体系素子の方が一般に高速動作に適していることがわかる。

その理由は、Siに比べ、GaAs等の化合物半導体の方がその中を走る電子の速度が大きいため、スイッチング時間が小さくなるからである。当部門では他社に先駆け、1990年頃より高速性能に優れたGaAs系FETおよびHEMT素子の技術開発と、その応用として10Gb/s光通信システム（STM64またはOC-192）に用いられる伝送モジュール用のデジタルICおよびアナログICの開発に注力してきた。

光伝送システムのフロントエンドモジュールは光信号と電気信号を変換するものであり、図2に示すように、送信部はLD（レーザ）、EA（電界吸収型）変調器、変調器ドライバ、受信部はPD（フォトダイオード）、トランスインピーダンスアンプ、リミッティングアンプから構成される¹⁾。




図1 各種デバイスの性能比較




図2 10Gb/s光伝送システムのブロック図

送信用IC

(1) 10Gb/s EA変調器ドライバ

光を変調（ON/OFF）するためには、レーザダイオードにドライバICを直結して駆動する方法が構成としては簡単であるが、10Gb/s以上の高速動作に半導体レーザが充分追従できず光波形が歪むという問題が生じるため、この方法は主に短距離の伝送システム（それほど波形品質にこだわらない）に適用され、光波形を重視する長距離WDM伝送システムでは、半導体レーザとは分離された外部変調器をドライバICで駆動する方法が一般に用いられる。代表的な外部変調器としては、ニオブ酸リチウム（LiNbO₃）マッハツェンダ型変調器（以下LN変調器）、半導体の電界吸収効果を用いた変調器（以下EA変調器）があるが、特にEA変調器は、半導体レーザとの集積化が可能でコストメリットが大きいため近年広く用いられるようになっている。

EA変調器ドライバ^{2) 3)}は当社が高い市場シェアを占めるものであり、0.1 μmゲートp-HEMT（別掲記事1）を用いて構成されている。基本的な機能は、0.3~1.0Vppの範囲の入力電圧振幅（前段のMultiplexerの出力仕様によって決まる）を増幅し、2~3Vppの範囲で制御された一定の電圧振幅を出力することである。

このほか、EA変調器の光出力波形を最適化するために、クロスポイント制御、DCレベルのオフセット制御等の機能が必要となる。回路は3段の差動アンプから構成されており、入力電圧振幅を飽和させるため回路全体の利得は20dB以上になるように設計してある。0.1 μmゲートp-

HEMTはこのような高周波、高ゲインを必要とする回路に適している。図3はICの外観写真である。チップサイズは2.3mm×1.6mmである。




図3 EAドライバICのチップ写真




図4 EA変調器ドライバの応用例

図4は、本ICを用いてEA変調器を駆動した際の光波形を示す。入力信号は $2^{31}-1$ 擬似ランダムパターン（10Gb/s）である。光出力信号のクロスポイントが50%となるように、本ドライバの出力波形はクロスポイントが70%程度になるよう調整してある。波形の立上り／立下り時間は30ps程度と、10Gb/s（100ps）のビットレートに対して充分小さく、高速性に優れていることがわかる。またジッタも小さく、波形品質は非常に良好である。これは当社のドライバの最大の特徴である。光出力（EA変調器からの出力）については、15.4dBと十分な大きな消光比が得られており、アイパターンも良好である。なお本ICの帯域は13GHz以上であり、誤り訂正符合を付加した12.5Gb/sのビットレートのシステムやRZ信号への対応も可能である。

(2) 40Gb/sドライバ

伝送容量のさらなる増大をめざし、40Gb/s光通信システム（OC-768）の開発が世界中で活発に進められている。

システムに使われる伝送モジュールの構成は10Gb/sの場合とほとんど同じであるが、ドライバICには、より広い帯域を実現するために分布アンプ回路構成を採用している。図5は、今回試作した40Gb/s EA変調器ドライバICの高周波特性である⁴⁾。11.5dBの利得と、69GHzの広い帯域が得られている。

図6は、振幅1.0Vppの入力信号（ $2^{31}-1$ 擬似ランダムパターン）に対する出力波形である。試験に用いた波形発生器の40Gb/s信号（入力用）があまりきれいでないこと




図5 40Gb/s EA変調器用ドライバICの小信号Sパラメータ




図6 40Gb/s EA変調器用ドライバICの入出力波形

もあって、ドライバICの出力波形のジッタは若干大きいものの、2.8Vppと充分な大きさの電圧振幅を得た。

受信IC

(1) トランスインピーダンスアンプ

本ICはPDからの微弱な電流信号を増幅し、電圧信号に変換するものである。電源電圧は-5V、回路は3段のシングルエンドアンプから構成され、消費電力0.5W、トランスインピーダンスは1kΩ以上である⁵⁾。微弱な入力信号に対する感度（最小受光感度）と同時に、大入力信号（Optical Over Load）の際に出力波形の歪みが小さいことも要求されるため、本ICの特徴として、内部に自動利得制御（Auto Gain Control, 以下AGC）回路を備えている。図7に外観写真を示すが、チップサイズは1.6mm×1.3mmである。




図7 トランスインピーダンスアンプのチップ写真

図8は本ICの入力にPDを接続した場合の光信号入力に対する出力波形であり、PDへの入力信号（ $2^{31}-1$ 擬似ランダムパターン）の光電力が-20dBm、-5dBm、0dBmそれぞれの場合の出力波形を示す。-20dBmの微小入力時においても良好なアイパターンが得られており、また-5dBm以上の大振幅入力に対してはAGC機能が働くこと




図8 トランスインピーダンスアンプの出力波形

によって利得が自動的に下がるため、波形の歪みは抑制される。

図9はこのようにして測定したビット誤り率の受光感度依存性である。誤り率 10^{-9} 以下となる最小受光感度 -21.2dBm 、最大受光 $+4.3\text{dBm}$ と、極めて広いダイナミックレンジ（ 25.5dB ）が得られた。

(2) リミッティングアンプ

本ICは、トランスインピーダンスアンプからの微小信号をその大きさによらず一定の電圧振幅になるように増幅して出力するものであり、イオン注入による $0.2\mu\text{m}$ ゲートGaAs MESFETを用いたDirect Coupled FET Logic（別掲記事2）インバータで構成されている⁶⁾。図10に外観写真を示すが、チップサイズは $1.2\text{mm}\times 0.9\text{mm}$ である。




図9 ビット誤り率の受光感度依存性




図10 リミッティングアンプのチップ写真

ル)であるが、 10mVpp という良好な値が得られている。

まとめ

GaAs系FETおよびHEMT素子を用いて開発した光伝送モジュール用ICセットについて紹介した。優れたデバイスを持つことは、モジュールにとっても差別化のための最大要因である。当社の 10Gb/s 用GaAs ICはその性能において他社との競合の中で強みを発揮し、昨年来の北米を中心としたブームに乗って当社の光通信部品事業の拡大に大きく貢献してきたが、現在、市況後退の影響を蒙っている。しかし情報通信のニーズ自体は依然として増大しており、近いうちに再び大きく成長をはじめるとは疑う余地もない。ユーザはより高性能で、信頼性・量産性に優れ、そして安いデバイスを常に求めている。GaAs ICは確かにそのようなニーズを満たす高速デバイスの代表ではあるが、技術の進歩が著しいSiGeとの競争は激しくなっている。今後は、基本素子性能、量産性を高めることだけでなく、回路・実装技術を含むトータルの技術力が競争に勝つために重要なポイントになると思われる。

参考文献

- 1) 木村：電子材料，p.32，2000年11月号
- 2) A.Nishino, *et al.*: OFC Technical Digest, p.365, 1999
- 3) 木村，他：電子材料，p.xx，2001年11月号
- 4) 小川，他：2001電通学会ソサイエティ大会C-10-17.
- 5) H.Ikeda, *et al.*: GaAs IC Symposium Technical Digest, 2000.
- 6) H.Yamada, *et al.*: GaAs IC Symposium Technical Digest, p.273., 1999
- 7) T.Ohshima, *et al.*: Solid-State Electron. 43, p.1519, 1999

筆者紹介

木村有：Tamotsu Kimura.オプティカルコンポーネントカンパニーⅢ-Vデバイス部

TIP 0.1 μm GaAs P-HEMTデバイス技術

10Gb/s動作のICにおいて、基本トランジスタは、50～60GHz（ビットレートの5～6倍）程度の遮断周波数（ f_t ：増幅動作する最高周波数）を有することが必要である。図11（素子断面構造図）は、当社が採用しているゲート長0.1 μm GaAs pseudo-morphic HEMT（通称p-HEMT）である⁷⁾。




図11 0.1 μm GaAs pHEMTの断面構造図

図12はこのようにして形成した0.1 μm ゲートP-HEMTの断面写真と高周波特性である。電流ゲインの外挿から求めた f_t は104GHzという高い値を示し、本素子が高速性に非常に優れていることがわかる。また、マッシュルーム形状をしたゲート電極の抵抗は十分小さいので、雑音特性に優れ、特に高周波アナログ回路用の基本素子として最適である。




図12 0.1 μm GaAs pHEMTの断面SEM写真とSパラ特性

TIP 0.2 μm ゲートGaAs MESFETと Direct Coupled FET Logic

10Gb/sデジタルIC用デバイスとして、当社では0.2 μm ゲートGaAs MESFETを採用している。素子断面構造は図13に示すようなものである。




図13 0.2 μm GaAs MESFETの断面構造図

高速GaAsデジタルICを構成する回路方式には、図14に示すようなSCFL（Source Coupled FET Logic）とDCFL（Direct Coupled FET Logic）がある。




図14 Source Coupled FET Logic と Direct Coupled FET Logicの回路構成

SCFLは両相信号で駆動する電流切り替え型の回路であり、デプレッション型FETのみで構成することが可能で、素子特性のバラツキに対するマージンが大きく高速動作に適している。しかし構成素子数が多く、低消費電力化や大規模集積化には必ずしも適していない。一方DCFLは単相信号で駆動するため回路構成が簡単で、かつ2V以下の電源電圧で動作可能であるため、低消費電力ICに適している。スイッチング速度についても10.4ps（ドレイン電圧2V時）という、10Gb/s動作に十分の高速性能を確認している。また、遅延時間のウエハ面内のバラツキ（標準偏差）も0.28ps（2.7%）と小さく、大規模なデジタルICを設計する際に必要となる素子特性の均一性についても十分である。

GaAs MESFETは、チャネルをイオン注入で形成するため、しきい値の異なるFETを同一チップ上に形成することができるので、上述のようなDCFL回路の適用が容易である。