プレスリリース

バックナンバー > 本文

2005年10月7日

消費電力を10分の1以下にできる新型トランジスタを開発

完全空乏型SOIで超低オフリークを世界で初めて実現

沖電気工業株式会社（社長：篠塚勝正）は、このたび超低消費電流向けの新しいデバイス構造のSOI（シリコン・オン・インシュレータ）-CMOS(注1)を開発し、従来素子と比べ駆動時動作速度の低下がないまま待機時消費電流（オフリーク電流）を10分の1以下に低減することに成功しました。完全空乏型SOIであるノンドープボディ・ノンオーバーラップ型SOI構造を用いたトランジスタとして世界に先駆けて開発に成功したものです。

最近のパーソナル・モバイルコミュニケーション製品に対する需要の高まりとともに、携帯機器用などを中心として、LSIに対する低消費電力化の要求が高まってきています。しかしながら微細化に伴う高集積化・高速化によりLSIの消費電力は増大し、それに適合した設計手法・素子構造を含めた新しい低電力化手法が求められています。沖電気では高性能で低消費電力のLSIを実現する為に、「完全空乏型SOI(注2)」技術の研究・開発を続けてきました。

今回開発した新構造の素子は、ノンドープボディ・ノンオーバーラップ型SOI（図1参照）と呼ぶもので、以下の2点を同時に実現したものです。

また、超低オフリーク電流向けに必要な高いしきい値(注3)を得るために、一般にはメタルゲート電極など従来のポリシリコンとは材料の異なるゲート電極を用いたプロセス開発が広く行われておりますが、その場合はプロセスが複雑になり、高コスト化するという問題が起こります。この新素子では、通常のCMOSとは逆極性のP+ゲートNMOS・N+ゲートPMOSを採用し、従来プロセスと親和性のあるポリシリコンゲートプロセスを使うことにより、低コスト構造を実現しています。

今回、このノンドープボディ・ノンオーバーラップ型SOI構造を用いたトランジスタ開発に世界に先駆けて成功し、高速動作かつオフリーク電流の大幅な削減を実験的に確認しました。ノンオーバーラップ型構造のトランジスタは、これまで高速・ハイパフォーマンス用途のバルクシリコンでは報告例がありますが、超低オフリーク用途のSOIとしては世界で初めての成果です。

今回の成果により、将来のコインバッテリ駆動や太陽電池駆動で動くセンサネットワーク製品開発の加速が期待できます。弊社では、今後この成果を高速・低消費電力CMOS基盤技術としてさらに完成度を高め、パーソナル・モバイル製品の事業展開につなげていく計画です。

なお、本件詳細は米国ホノルルで開催されるSOI Conference 2005(注4)で10月6日に発表しております。


図1：従来型SOI（左）とノンドープボディ・ノンオーバーラップ型SOI（右）のトランジスタ構造


図2：従来型SOIと新型SOIのIDVG特性比較（ゲート長140nm NMOSトランジスタ）

【用語解説】

注1：SOI-CMOS
SOI-CMOS技術は、絶縁膜上にCMOSを形成する技術で、従来のシリコン基板の代わりに絶縁膜の埋め込まれたSOI基板を利用するもの。消費電流が低減するため電流に伴う熱雑音も低減する。さらにトランジスタが絶縁膜で完全分離されており、デジタル部からアナログ部への基板を介したノイズの影響が低減するためワンチップ化にも適している。
注2：完全空乏型SOI
SOIデバイスには完全空乏型と部分空乏型があり、完全空乏型SOIとは、ボディに全く電荷が存在せず完全に空乏している状態のものを指す。高速動作と低消費電力性能を特徴とするが、トランジスタを形成する薄膜シリコン層の厚さを50nm以下と薄くする必要がある。
注3：しきい電圧
トランジスタがオンになり、ドレイン電流が流れ始めるゲート電圧のこと。バルクシリコンでは基板へ不純物を導入することによってしきい電圧を制御するが、薄膜SOIトランジスタの場合、バルクと同じしきい電圧にするために必要な不純物量を増やさなければならず、基板浮遊効果の増大・バンド間トンネルリークの増大・キャリア移動度の劣化を招く。そこで基準電位が異なるゲートにより、しきい値を高めることが検討されている。
注4：SOI Conference 2005
正式名称：2005 IEEE International Silicon on Insulator Conference
開催場所：Hyatt Regency Resort & Spa Hotel, Honolulu, Hawaii
期間：2005年10月3日〜10月6日(本件に関する発表は現地時間10月6日に行われております)

本件に関する報道機関からのお問合せ先

広報部
電話：03-3580-8950

本件に関するお客様からのお問合せ先

半導体事業グループ研究本部　研究開発企画部
電話：0426-62-6680

各リリースの記載内容は発表日現在のものです。その後予告なしに変更される場合がありますので、あらかじめご了承ください。